Микропроцессоры и микроконтроллеры

 
 
 
Как видно, совершенство достигается не тогда, когда уже нечего прибавить, но когда уже ничего нельзя отнять.
Antoine de Saint-Exupery
Русский | Українська



На правах рекламы:



Rambler's Top100 Рейтинг@Mail.ru
Микропроцессоры и микроконтроллеры :: Микроконтроллерные вычислители :: 7.1 Сумматоры и арифметико-логические устройства. Принципы построения сумматоров

7.1 Сумматоры и арифметико-логические устройства. Принципы построения сумматоров

Сумматор – комбинационное устройство, построенное на логических элементах и предназначенное для арифметического сложения двоичных чисел (двух -разрядных двоичных кодов). На электрических схемах сумматор обозначается как SM.

Особенность арифметического сложения состоит в том, что учитывается перенос из младшего разряда при суммировании текущего разряда, и формируется перенос в следующий разряд суммы (см. рис. 7.1) – в отличие от логического сложения, при котором перенос не формируется.

Рисунок 7.1 – Принцип арифметического сложения двоичных чисел

В цифровой схемотехнике различают два вида устройств суммирования – полусумматор и полный сумматор. Таблица истинности полусумматора показана на рис. 7.2-а,  полного сумматора на рис. 7.2.-б.

Рисунок 7.2 – Таблицы истинности полного сумматора (а) и полусумматора (б).

Полусумматор это комбинационная схема, которая выполняет операцию арифметического суммирования двух одноразрядных двоичных чисел без учета переноса из младшего разряда. Формируются разряды  (сумма) и  (перенос).

Логические функции для полусумматора в соответствии с рис.7.2:

 - элемент «исключающее ИЛИ» (XOR);

Таким образом, схема полусумматора получается в виде (рис. 7.3):

Рисунок 7.3 – Реализация и графическое обозначение полусумматора

Отвлечемся от основной темы статьи и перенесёмся в мир интернета и разработки сайтов. Мейнстримом современного продвижения товаров и услуг в интернете являются так называемые landing page (посадочные страницы). Landing page с гарантией вы можете заказать на сайте fpgr.ru

Логическая схема полного сумматора получается на основе двух полусумматоров и может быть представлена в виде (рис. 7.4):

Рисунок 7.4 – Логическая схема и графическое обозначение полного сумматора













При использовании любых материалов с сайта обратная ссылка на сайт Микропроцессоры и микроконтроллеры обязательна.