Микропроцессоры и микроконтроллеры

 
 
 
«Итерация свойственна человеку, рекурсия божественна.»
L. Peter Deutsch
Русский | Українська


Микропроцессоры и микроконтроллеры :: Микроконтроллерные вычислители :: 6.1 Дешифраторы.Таблица истинности и логические уравнения дешифратора

6.1 Дешифраторы.Таблица истинности и логические уравнения дешифратора

Полным дешифратором называется комбинационная схема, которая имеет n входов и  выходов, причем уравнение для каждого выхода представляет собой уникальный минтерм (полную конъюнкцию аргументов ). Каждому набору значений аргументов (т.е. входных сигналов) соответствует активный уровень только на одном выходесхемы дешифратора.

Возможны два варианта реализации дешифраторов: с активной «1» на выходе и с активным «0». Дешифратор с активной «1» реализует на своих выходах прямой унитарный код, а дешифратор с активным «0» - инверсный унитарный код. Обобщенная таблица истинности дешифратора с организацией  с учетом двух вариантов реализации показана на рис. 6.1.

Входной
код

Входы

Прямые выходы DC

Инверсные выходы DC

D1

D0

F0

F1

F2

F3

F0

F1

F2

F3

0

0

0

1

0

0

0

0

1

1

1

1

0

1

0

1

0

0

1

0

1

1

2

1

0

0

0

1

0

1

1

0

1

3

1

1

0

0

0

1

1

1

1

0

Рисунок 6.1 – Таблицы истинности дешифратора с организацией (2´4).

Логические функции такого дешифратора в соответствии с таблицей истинности будут иметь вид:

Если на входы Diдешифратора подано двоичное число со значением j, то активный сигнал установится на выходе с номером j, т.е. на выходе Fj.

На принципиальных схемах дешифратор обозначают как DC.

Типовое условное графическое обозначение дешифратора с организацией (2´4) в интегральном исполнении представлено на рис. 6.2.

Рисунок 6.2. Типовое обозначение дешифратора с организацией (2´4).

Таким образом, дешифратор преобразует двоичный -разрядный код в
-разрядный унитарный код, т.е. код, содержащий активное значение только в одном двоичное разряде.




<< Предыдущая статья
«5.4 Шифраторы, или  кодеры»