Микропроцессоры и микроконтроллеры

 
 
 
Низкоуровневый язык — это когда требуется внимание к вещам, которые никак не связаны с программами на этом языке.
Alan J. Perlis.
Русский | Українська



На правах рекламы:



Rambler's Top100 Рейтинг@Mail.ru
Микропроцессоры и микроконтроллеры :: Микроконтроллерные вычислители :: 8.3 D-триггер (триггер данных)

8.3 D-триггер (триггер данных)

Тактируемый уровнем D-триггер (триггер данных)

D-триггер – базовый элемент для хранения битовых данных. Этот триггер имеет один информационный вход D и тактовый вход С. Сигнал с входа D будет записан в триггер и появится на выходе Q только при наличии активного уровня сигнала на тактовом входе С (рис.8.6).

Основное достоинство D-триггера по сравнению с RS-триггером в том, что он более удобен для записи и хранения цифровых данных за счет единственного информационного входа, через который может быть установлен в “1” или “0”.

Рисунок 8.6 – Схема построения D-триггера:
а) принципиальная схема; б) условное графическое обозначение

Иногда выпускаются D-триггеры только с одним выходом – прямым или инверсным.

Логическое уравнение D-триггера записывается в виде:

,

где  обозначает состояние входа D до поступления синхроимпульса C,
а    обозначает состояние выхода после поступления синхроимпульса C.

Пример временной диаграммы работы D-триггера показан на рис. 8.6.

Рисунок 8.6 – Пример временной диаграммы работы D-триггера
с синхронизацией по уровню тактового импульса.

Недостаток триггера с синхронизацией по уровню тактового импульса: 
в интервале действия тактового импульса все нежелательные перепады входного сигнала (т.н. «дребезг») будут записываться в триггер и появляться на его выходе, и, следовательно, влиять на работу схем, подключенных к триггеру.


D-триггер с синхронизацией по срезу тактового импульса

Кроме триггеров, тактируемых уровнем импульса, широко используются триггеры, тактируемые фронтом или срезомимпульса. Эти триггеры удобнее в использовании, так как момент перепада уровня сигнала более подходит для синхронизации, чем уровень, который может быть достаточно продолжительным.

Таким образом, запись информации в триггер происходит строго в момент перепада тактового импульса из 0 в 1 (по фронту) или из 1 в 0 (по срезу).

Триггеры данного типа являются двухтактными, что обозначается как ТТ.

Рисунок 8.7 – Схемы двухтактных D-триггеров с синхронизацией по срезу:
а) графическое обозначение; в) обозначение в интегральном исполнении

Выпускаются D-триггеры в интегральном исполнении (два устройства в одной микросхеме), которые имеют также статические входы предустановки (рис. 8.7-б). Относительно активных уровней на этих входах устройство функционирует как асинхронный RS-триггер. При неактивных уровнях сигналов  схема работает как тактируемый D-триггер относительно входов D и С.

По временной диаграмме работы D-триггера с синхронизацией по срезу импульса (рис. 8.8) видно, что важным достоинством такого триггера является запись информации с входа D только в момент перепада синхросигнала C из состояния «1» в состояние «0».

Рисунок 8.8 – Пример временной диаграммы работы D-триггера
 с синхронизацией по срезу тактового импульса




<< Предыдущая статья
«8.2 RS-триггер»









При использовании любых материалов с сайта обратная ссылка на сайт Микропроцессоры и микроконтроллеры обязательна.