Микропроцессоры и микроконтроллеры

 
 
 
В теории, теория и практика неразделимы. На практике это не так.
Yoggi Berra
Русский | Українська



На правах рекламы:



Rambler's Top100 Рейтинг@Mail.ru
Микропроцессоры и микроконтроллеры :: Принципы работы микропроцессоров :: Логическое распределение адресного пространства (АП)

Логическое распределение адресного пространства (АП)

Распределение АП - это процесс закрепления конкретных физических адресов за отдельными функциональными областями памяти (сегментами) – программ, констант, данных, стека, ввода-вывода.

Логическое распределение АП выполняют разработчики программного обеспечения проектируемой вычислительной системы. Исходными данными при этом являются: допустимый объем адресного пространства; принципы функционирования системы обработки прерываний процессора; особенности реализации ввода-вывода; требуемые объемы ОЗУ и ПЗУ, получаемые из предварительного анализа алгоритмов управления и контроля.

Области кода, данных и стека образуют так называемое системное АП, а область адресов для регистров УВВ и контроллеров периферийных функций образует АП ввода-вывода (АПВВ). Часть адресного пространства процессора может оставаться свободной и поэтому физически не реализуется разработчиками вычислителя. Пространство ввода-вывода может входить в системное АП или быть выделено в самостоятельную адресную область. В первом случае такая область называется пространством ввода-вывода, отображенном на память, а во втором – изолированным пространством ввода-вывода.

Рассмотрим пример логического распределения адресного пространства микропроцессорной системы с разрядностью ША n=16. (табл. 4.1).

В том случае, когда АПВВ реализовано как отображенное на память, обращение к УВВ должно выполняться обычными командами пересылок либо арифметических и логических операций, адресующих операнд в памяти. Выполнение таких команд сопровождается генерацией управляющих сигналовЧтение памяти – #MemR, и Запись памяти – #MemW. Следовательно, соответствующие устройства ввода-вывода должны быть схемотехнически подключены к линиям передачи названных сигналов.

В том случае, когда АПВВ реализовано в виде изолированного АП, для доступа к регистрам УВВ должны использоваться специальные команды ввода
IN<адрес> и вывода OUT <адрес>. Выполнение этих команд сопровождается генерацией управляющих сигналов Чтение УВВ – #IOR и Запись УВВ – #IOW(для некоторых микропроцессорных систем может быть принято другое название этих сигналов без изменения их функционального назначения). На рис. 4.5 показан принцип схемотехнической организации различных видов адресного пространства.

Таблица 4.1. Пример логического распределения АП МП-системы

Тип
и объем
сегмента

Диапазон
адресов

Содержимое
памяти

Физическая реализация

Принцип
адресации

Сегмент
кода,
объем 16К


0000h –

3FFFh

·  команда начального пуска;

·  таблица векторов перехода на процедуры обработки прерываний;

·  коды команд программ;

·  константы алгоритмов

Микросхемы ПЗУ,
ППЗУ,
РППЗУ,

FLash

Для команд - через содержимое PC,

для констант - через адресную часть команды

Сегмент
данных,
объем


4000h –

4BFFh

·  входные данные от измерителей или других вычислителей;

·  промежуточные
результаты;

·  выходные данные

Микросхемы ОЗУ

Через адресную часть команды

Сегмент
стека,
объем


4C00h –

4FFFh

Данные, помещенные в стек (временные данные, адреса возврата, параметры подпрограмм).

Микросхемы ОЗУ

Через содержимое регистра SP

Сегмент ввода-вывода, отображенный
на память,
объем
512 байт


5000h –

51FFh

Содержимое входных, выходных и управляющих регистров портов ввода-вывода и контроллеров периферийных функций

Микросхемы регистров,
портов ввода-вывода и
контроллеров
периферийных функций

Через адресную часть команд пересылок, арифметических и логических операций

Неиспользуемая область


5200h –

FFFFh

 

Физически
не реализована

 

Изолированное пространство ввода-вывода,
объем
256 байт


00h –

FFh

Содержимое входных, выходных и управляющих регистров портов ввода-вывода и контроллеров периферийных функций.

Микросхемы регистров,
портов ввода-вывода и
контроллеров
периферийных функций

Через адресную часть специальных команд ввода (IN) и вывода (OUT).

Особо следует обратить внимание на то, что адресация устройств как в системном АП, так и в АПВВ осуществляетсяпо одной и той же физической шине адреса. Выбор адресуемой области при этом выполняют с помощью названных управляющих сигналов, генерация которых зависит от используемых команд. Таким образом, размещение конкретного устройства в определенном адресном пространстве определяется как схемотехническим подключением, так и соответствующими командами, используемыми в программе для обращения к этим устройствам. Управляющие сигналы при этом обеспечивают расширение объемов адресного пространства процессора, допустимых при имеющейся разрядности шины адреса. Это означает, что сумма объемов системного АП и изолированного АПВВ может превышать объем адресуемых ячеек, определяемый разрядностью шины адреса процессора.

Схемотехническая организация адресных пространств

Рис. 4.5. Схемотехническая организация адресных пространств













При использовании любых материалов с сайта обратная ссылка на сайт Микропроцессоры и микроконтроллеры обязательна.