Інформаційні потоки в мікропроцесорної системі
З логічної точки зору в мікропроцесорної системі можливі три інформаційних потоку: процесор - пам'ять , процесор - пристрої вводу-виводу (УВВ) та УВВ x26 ndash ; пам'ять. rn Процесор може приймати інформацію по ШД (режими читання пам'яті або введення ) або видавати інформацію на ШД (режими запису в пам'ять або виводу ). У цих режимах системні шини адреси і даних знаходяться в розпорядженні процесора. У режимі прямого доступу в пам'ять (ПДП) системні шини адреси і даних надходять в розпорядження зовнішнього УВВ, яке обмінюється даними з пам'яттю, минаючи процесор. Режим ПДП зазвичай реалізується спеціальним пристроєм - контролером ПДП. rn При фізичної реалізації будь-якого із зазначених інформаційних потоків використовуються одні й ті ж фізичні шини адреси і даних, проте кожен тип обміну підтримується різними керуючими сигналами. Шляхом комбінації інформації (адреса + сигнали управління) процесор або контролер ПДП задає фізична пристрій (аж до комірки пам'яті), до якого здійснюється звернення. Таким чином, логічно ми можемо розглядати в обчислювальній системі три інформаційних потоку, які фізично реалізуються на одних і тих же інформаційних шинах.
|
