Общая структура вычислительного блока
Для современных вычислителей характерна магистральная (шинная)физическая организация, при которой обмен информацией между блоками устройства выполняется в параллельном коде по магистралям, или шинам. Магистраль, или шина - несколько параллельных проводников с общим функциональным назначением.
В типовой структуре вычислителя (рис.2.2), как правило, реализованы три информационные магистрали:
· шина адреса (ША) – используется для передачи информации, указывающей устройство или ячейку памяти, к которым производится обращение со стороны процессора (так называемых адресов устройств);
· шина данных (ШД) – служит для передачи обрабатываемой информации – кодов команд или данных – между устройствами вычислительной системы;
· шина управления (ШУ) – набор сигналов, определяющих, какие устройства обмениваются данными, в каком направлении (в процессор или из процессора) и в каком режиме, а также выполняющих синхронизацию работы процессора и других блоков в составе вычислителя.
Следует отметить важную особенность: все устройства, входящие в состав вычислительной системы, подключены к одним и тем же физическим шинам адреса и данных. Эти шины используются различными устройствами в режиме разделения времени. В каждый момент времени только два устройства могут обмениваться информацией по шине данных, а по шине адреса одно из устройств, участвующих в обмене (чаще всего - процессор), выдает адрес абонента. Остальные устройства в составе системы фактически “отключены” от шины данных благодаря использованию тристабильных буферных элементов (автономных или входящих в состав конкретных микросхем).
|
