Методика проектирования запоминающих устройств
Задача 1. Её решают путем анализа проектируемого или уже разработанного программного обеспечения в целях определения объема кодов программ, констант и переменных и сопоставления этих величин с объемом адресного пространства микропроцессорной системы. В случае несоответствия принимают меры по оптимизации объемов ПО и расширению объемов адресуемой памяти.
Задача 2.Требуемая разрядность n проектируемого блока ЗУ обеспечивается путем соединения k параллельно адресуемых микросхем ЗУ, где  , ni - разрядность одной микросхемы ЗУ (рис.9.2).
Требуемый объем N проектируемого блока ЗУ достигается путем соединения L последовательно адресуемых блоков, где  , причем каждый блок ЗУ имеет объем  и состоит из k микросхем с организацией  (рис.9.3), где  - информационная емкость микросхемы ЗУ.
Рис. 9.2. Схема наращивания разрядности блоков ОЗУ (ПЗУ)
Для ПЗУ входы-выходы DIOявляются только выходами и называются DO; сигнал #WR является стробом чтения и обозначается как CEO.
Рис.9.3. Схема наращивания объемов блоков ОЗУ (ПЗУ)
Задача 3. Её решают путем построения схем адресных селекторов (АС) для настройки блоков ЗУ (и отдельных микросхем ЗУ) на конкретные адреса в АП микропроцессорной системы, а также разработки буферных элементов для линий передачи данных и схем согласования временных соотношений подачи сигналов управления на микросхем памяти.
Структура буферных элементов зависит от типа информационных линий используемых микросхем памяти. Так, БИС ПЗУ, как правило, подключаются выходными информационными линиями DO(n)непосредственно к системной шине данных, поскольку указанные линии являются однонаправленными, и к тому же управляются сигналом разрешения выхода CEO.
Если БИС ОЗУ имеют двунаправленные стробируемые информационные линии DIO(n) (или линии с третьим состоянием), то они так же, как и для ПЗУ, могут непосредственно подключаться к системной ШД.
Если БИС ОЗУ имеют раздельные входы и выходы данных, то они сопрягаются с ШД через двунаправленный шинный формирователь (ШФ) или буферный регистр (БР). Разрешение выдачи через ШФ или БР выполняется сигналом #CS, снимаемым с адресного селектора, а направление передачи через ШФ определяется сигналом #RD. Схемы согласования временных соотношений должны обеспечивать длительность сигналов #RDи #WR, а также их привязку к сигналам адресной информации и сигнала #CS, в соответствии с требованиями конкретного типа микросхем ЗУ (вспомнить соотношение сигналов управления и адресных сигналов, которые рассматривались ранее).
|
