Типові варіанти архітектури обчислювача
Сучасні обчислювальні пристрої як широкого застосування, так і застосовуються для управління бортовим або технологічним обладнанням, будуються у відповідності з одним із двох базових принципів - архітектури фон Неймана і Гарвардської архітектури. В основі кожної архітектури використаний процесор - пристрій для обробки цифрових даних. Обмін інформацією між процесором та іншими пристроями в межах обчислювача здійснюється за розділами паралельних провідників, які називаються шинами (bus) або магістралями передачі інформації. rn Типова структура обчислювача на основі архітектури фон Неймана представлена на мал. 2.1-а (показані потоки передачі інформації, а не шини). rn  rn Рис. 2.1. Структура обчислювача на основі архітектури фон Неймана (а)
і Гарвардської архітектури (б): rn 1 - процесорний блок; 2 - постійне запам'ятовуючий пристрій (ПЗП);
3 - оперативне запам'ятовуючий пристрій (ОЗП); 4 - контролер зовнішніх накопичувачів; 5 - порти вводу-виводу; 6 x26 ndash ; зовнішні дискові накопичувачі;
7 - пристрою сполучення з об'єктом (УСО). rn Процесор взаємодіє з трьома типами запам'ятовуючих пристроїв - постійної пам'яттю на мікросхемах (ПЗУ), оперативною пам'яттю на мікросхемах (ОЗУ) та зовнішніми запам'ятовуючі пристрої у вигляді дискових накопичувачів (ВДЗУ). Обсяг ПЗУ складає одиниці або десятки кілобайт. У цій області пам'яті зберігаються програми початкового пуску і тестування системи. Основне програмне забезпечення розміщується на зовнішніх дискових накопичувачах. ОЗУ має великі обсяги (до десятків /сотень мегабайт) і служить для розміщення програм, які виконуються процесором в поточний момент, і для всіх проміжних даних. Таким чином, будь-яка програма перед виконанням копіюється в ОЗУ. Процесор зчитує виконувані команди з ОЗУ, яке характеризується істотно меншим часом доступу до даних в порівнянні з ВДЗУ. Обчислювача на основі архітектури фон Неймана мають стандартизований набір засобів вводу-виводу (типові шини, паралельні і послідовні порти). Всі персональні ЕОМ побудовані на основі цієї архітектури. rn Типова структура обчислювача на основі Гарвардській архітектури показана на мал. 2.1-б Відмінною особливістю є відсутність ВДЗУ та інше співвідношення обсягів ПЗУ і ОЗУ. Обсяг постійної пам'яті в кілька разів перевершує обсяг ОЗУ. Всі частиною програмне забезпечення розміщується в мікросхемах ПЗУ, і копіювання в ОЗУ перед виконанням не здійснюється. Процесор зчитує команди програми безпосередньо з ПЗУ. У цій архітектурі ПЗУ прийнято називати пам'яттю програм. ОЗП призначений для розміщення даних, отриманих від датчиків або інших бортових підсистем, для проміжних даних і результатів обчислень, які видаються на виконавчі пристрої або в інші бортові підсистеми. Цю область прийнято називати пам'яттю даних. Для обчислювачів на основі Гарвардській архітектури характерна велика кількість різноманітних пристроїв сполучення з об'єктом (УСО) для перетворення інформації і зв'язку з датчиками, виконавчими пристроями та іншими обчислювача. Бортові і наземні спеціалізовані (вбудовувані) обчислювальні системи будуються на основі Гарвардській архітектури. Крім того, бортові обчислювача виконують програми в багатозадачному режимі і в масштабі реального часу.
|
