Приклад розрахунку адресного селектору
В якості ілюстрації використання даної методики розглянемо приклад. Потрібно розробити схему адресного селектору для блоку пам'яті, що має наступну структуру: rn - область ПЗУ : обсяг  ; адреса початку області - 0000 h ; rn в наявності є мікросхеми ПЗУ ємністю  ; rn - область ОЗУ : обсяг  ; адреса початку області - 8000h ; rn в наявності є мікросхеми ОЗП ємністю  ; rn - об'єм адресного простору процесора  ; rn - розрядність шини адреси m = 16 . rn Р е ш е н н е з а д а ч і rn 1. Аналіз області ПЗУ: для внутрішньої адресації мікросхем ПЗУ слід використовувати кількість адресних ліній:  - це лінії  . Необхідна кількість ІС ПЗУ становить
 . rn Таким чином, для формування сигналу  , спільного для блоку ПЗУ і для єдиною мікросхеми ПЗУ, слід використовувати  лінії - це будуть лінії  і  . rn 2. Аналіз області ОЗУ: для внутрішньої адресації мікросхем ОЗУ слід застосовувати таку кількість адресних ліній: rn  ліній, тобто це лінії  . rn Необхідна кількість мікросхем ОЗУ складе: rn  . rn Таким чином, потрібно формувати 3 сигналу  - для кожної мікросхеми ОЗП. Для цього слід використовувати таку кількість адресних ліній:
 - це лінії < img src = "/images/content/10/image101.gif" alt = "" width = "81" height = "27" />. Оскільки обсяг блоку ОЗУ перевершує обсяг однієї мікросхеми ОЗП, то в отриманих  лініях можна виділити групу адресації всього блоку ОЗУ  (лінії  і ) та групу адресації мікросхем ОЗУ всередині блоку  (лінії  і  ). rn 3. Адресний селектор повинен бути побудований за каскадним принципом - схема дешіфраціі ліній  и  утворює перший каскад (тобто схему формування сигналу  для блоку ПЗУ ємністю  ), а схема дешіфраціі ліній  и  утворює другий каскад, тобто схему формування сигналів для мікросхем ОЗУ. Принцип дешіфраціі може бути виражений такою таблицею адресних сигналів (ріс.10.3). У даному випадку всі значення адресних сигналів зручніше об'єднати в лівій частині таблиці. rn rn rn rn rn Адресні лінії rn Обсяг rn | rn rn формується сигнал управління мікросхемою пам'яті rn | rn rn rn | rn  rn | rn rn  rn | rn rn  rn | rn rn  rn | rn | rn rn rn
| rn | rn | rn | rn | rn rn rn | | rn rn 0 rn | rn | rn | rn rn Сигнал  ПЗУ для блоку ПЗУ rn | rn rn rn | | rn | rn | rn | rn rn для адрес 0000h-3FFFh (ємність 16К) rn | rn rn rn | rn 0 rn | rn | rn | rn | rn | rn rn rn | | rn | rn | rn | rn | rn rn rn | | rn rn 1 rn | rn | rn | rn | rn rn rn | | rn | rn | rn | rn | rn rn rn | | rn | rn | rn | rn | rn rn rn | | rn | rn rn 0 rn | rn rn 0 rn | rn rn Сигнал ОЗУ1 для адрес 8000h-8FFFh (ємність 4К) rn | rn rn rn | | rn rn 0 rn | rn | rn rn 1 rn | rn rn Сигнал ОЗУ2 для адрес 9000h-9FFFh (ємність 4К) rn | rn rn rn | | rn | rn rn 1 rn | rn rn 0 rn | rn rn Сигнал ОЗУ3 для адрес A000h-AFFFh (ємність 4К) rn | rn rn rn | rn 1 rn | rn | rn | rn | rn | rn rn rn | | rn | rn | rn | rn | rn rn rn | | rn | rn | rn | rn | rn rn rn | | rn rn 1 rn | rn | rn | rn | rn rn rn | | rn | rn | rn | rn | rn rn rn rn Рис. 10.3. Таблиця адресних сигналів для завдання-приклад rn Рис. 10.3. Таблиця адресних сигналів для завдання-приклад rn 4. Логічні функції сигналів управління мікросхемами пам'яті у відповідності з таблицею адресних сигналів (мал. 10.3) мають вигляд:
  
  rn 5. Можливі два варіанти побудови схеми адресного селектору: rn а) послідовна розділова схема; rn б) розділової-Об'єднавча схема. rn
Варіант побудови схеми адресного селектору показаний на ріс.10.4. rn  rn Рис. 10.4. Схеми адресних селектор для прикладу:
а) послідовна розділова; б) розділової-Об'єднавча. rn Оскільки дешифратор в інтегральної виконанні мають, як правило, інверсно виходи, то реалізація логічних функцій для сигналів спрощується, так як немає необхідності в додатковому інвертірованіі сигналів, одержуваних на виходах дешифратор. rn запропоновану методику слід застосовувати при виконанні домашнього завдання з дисципліни «Мікропроцесорні пристрої», а також у курсовому проектуванні. rn Розділ 3. Структура та принципи програмування базового
Однокристальний мікроконтролера (МК) MSC-51
|
