Микропроцессоры и микроконтроллеры

 
 
 
«Человеку свойственно ошибаться, но для нечеловеческих ошибок нужен компьютер»
Русский | Українська



На правах рекламы:



Rambler's Top100 Рейтинг@Mail.ru
Микропроцессоры и микроконтроллеры :: Проектування процесорного блоку :: Методика проектування запам'ятовуючих пристроїв

Методика проектування запам'ятовуючих пристроїв

Задача 1. Її вирішують шляхом аналізу проектируемого або вже розробленого програмного забезпечення з метою визначення обсягу кодів програм, констант і змінних і зіставлення цих величин з об'ємом адресного простору мікропроцесорної системи. У разі невідповідності вживають заходів щодо оптимізації обсягів ПЗ та розширення обсягів адресуемой пам'яті.

rn

Завдання 2. Вимоги до розрядність n проектируемого блоку ЗУ забезпечується шляхом з'єднання k паралельно адресуемих мікросхем ЗУ, де , ni - розрядність однієї мікросхеми ЗУ (ріс.9.2).

rn

Необхідний обсяг N проектируемого блоку ЗУ досягається шляхом з'єднання L послідовно адресуемих блоків, де , причому кожен блок ЗУ має об'єм  і складається з k мікросхем з організацією  (ріс.9.3), де  - інформаційна ємність мікросхеми ЗУ.

rn

rn

Рис. 9.2. Схема нарощування розрядність блоків ОЗП (ПЗУ)

rn

Для ПЗУ входи-виходи DIO є тільки виходами і називаються DO ; сигнал # WR є стробом читання і позначається як CEO .

rn

Схема нарощування обсягів блоків ОЗУ (ПЗУ)

rn

Ріс.9.3. Схема нарощування обсягів блоків ОЗП (ПЗУ)

rn

Завдання 3. Її вирішують шляхом побудови схем адресних селектор (АС) для налаштування блоків ЗУ (і окремих мікросхем ЗУ) на конкретні адреси в АП мікропроцесорної системи, а також розробки буферних елементів для ліній передачі даних і схем узгодження тимчасових співвідношень подачі сигналів управління на мікросхем пам'яті.

rn

Структура буферних елементів залежить від типу інформаційних ліній використовуваних мікросхем пам'яті. Так, БІС ПЗУ, як правило, підключаються вихідними інформаційними лініями DO ( n ) безпосередньо до системної шині даних, оскільки зазначені лінії є односпрямованої, і до того ж управляються сигналом дозволу виходу CEO .

rn

Якщо ВІС ОЗП мають двонаправлений стробіруемие інформаційні лінії DIO ( n ) (або лінії з третім станом) , то вони так само, як і для ПЗУ, можуть безпосередньо підключатися до системної ШД.

rn

Якщо ВІС ОЗП мають окремі входи і виходи даних, то вони сполученої з ШД через двонаправлений шинний формувачі (ШФ) або буферний регістр (БР). Дозвіл видачі через ШФ або БР виконується сигналом # CS , знімаємо з адресного селектора, а напрямок передачі через ШФ визначається сигналом # RD . Схеми узгодження тимчасових співвідношень повинні забезпечувати тривалість сигналів # RD та # WR , а також їх прив'язку до сигналами адресної інформації та сигналу # < /em> CS , у відповідності до вимог конкретного типу мікросхем ЗУ (згадати співвідношення сигналів управління і адресних сигналів, які розглядалися раніше).













При использовании любых материалов с сайта обратная ссылка на сайт Микропроцессоры и микроконтроллеры обязательна.