Микропроцессоры и микроконтроллеры

 
 
 
Для меня долгое время было загадкой, как что-то очень дорогое и технологичное может быть столь бесполезным. И вскоре я осознал, что компьютер — это глупая машина, обладающая способностями выполнять невероятно умные вещи, тогда как программисты — это умные люди, у которых талант делать невероятные глупости. Короче, они нашли друг друга.
Bill Bryson
Русский | Українська



На правах рекламы:



Rambler's Top100 Рейтинг@Mail.ru
Микропроцессоры и микроконтроллеры :: Принципи роботи мікропроцесорів :: Логическое розподіл адресного простору (АП)

Логическое розподіл адресного простору (АП)

Розподіл АП - це процес закріплення конкретних фізичних адрес за окремими функціональними областями пам'яті (сегментами) - програм, констант, даних, стека, вводу-виводу.

rn

Логическое розподіл АП виконують розробники програмного забезпечення проектованої обчислювальної системи. Вихідними даними при цьому є: допустимий обсяг адресного простору; принципи функціонування системи обробки переривань процесора; особливості реалізації вводу-виводу; необхідні обсяги ОЗУ і ПЗУ, одержувані з попереднього аналізу алгоритмів управління та контролю.

rn

Області коду, даних і стека утворюють так зване системне АП , а область адрес для регістрів УВВ і контролерів периферійних функцій утворює АП вводу-виводу (АПВВ) . Частина адресного простору процесора може залишатися вільною і тому фізично не реалізується розробниками обчислювача. Простір вводу-виводу може входити в системне АП або бути виділено в самостійну адресну область. У першому випадку така область називається простором вводу-виводу, відображені на пам'ять, а в другому - ізольованим простором вводу-виводу.

rn

Розглянемо приклад логічного розподілу адресного простору мікропроцесорної системи з розрядність ША n = 16 . (табл. 4.1).

rn

У тому випадку, коли АПВВ реалізовано як відображене на пам'ять , звернення до УВВ має виконуватися звичайними командами пересилок або арифметичних і логічних операцій, адресу операндів в пам'яті. Виконання таких команд супроводжується генерацією керуючих сигналів Читання пам'яті - # MemR , і Запис пам'яті - # MemW. Отже, відповідні пристрої вводу-виводу повинні бути схемотехнічних підключені до лініях передачі названих сигналів.

rn

У тому випадку, коли АПВВ реалізовано у вигляді ізольованого АП, для доступу до регістру УВВ повинні використовуватися спеціальні команди введення
IN <адреса> та виведення OUT <адреса> . Виконання цих команд супроводжується генерацією керуючих сигналів Читання УВВ - # IOR та Запис УВВ - # IOW (для деяких мікропроцесорних систем може бути прийнята інша назва цих сигналів без зміни їх функціонального призначення). На мал. 4.5 показаний принцип схемотехнічне організації різних видів адресного простору.

rn

Таблиця 4.1. Приклад логічного розподілу АП МП-системи

rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn rn
rn

Тип
і обсяг
сегмента

rn
rn

Діапазон
адрес

rn
rn

Вміст
пам'яті

rn
rn

Фізична реалізація

rn
rn

Принцип
адресації

rn
rn

Сегмент
коду,
обсяг 16К

rn
rn


0000h -

- 3FFFh

rn
rn

команда початкового пуску;

rn

таблиця векторів переходу на процедури обробки переривань;

rn

коди команд програм;

rn

константи алгоритмів

rn
rn

Мікросхеми ПЗУ,
ППЗУ,
РППЗУ,

rn

FLash

rn
rn

Для команд - через вміст PC ,

rn

для констант - через адресну частину команди

rn
rn

Сегмент
даних,
обсяг

rn
rn


4000h -

- 4BFFh

rn
rn

вхідні дані від вимірників чи інших обчислювачів;

rn

проміжні
результати;

rn

вихідні дані

rn
rn

Мікросхеми ОЗП

rn
rn

Через адресну частину команди

rn
rn

Сегмент
стека,
обсяг

rn
rn


4C00h -

- 4FFFh

rn
rn

Дані, поміщені в стек (тимчасові дані, адреса повернення, параметри підпрограм).

rn
rn

Мікросхеми ОЗП

rn
rn

Через вміст регістру SP

rn
rn

Сегмент вводу-виводу, відображений
на пам'ять,
обсяг
512 байт

rn
rn


5000h -

- 51FFh

rn
rn

Вміст вхідних, вихідних і керуючих регістрів портів вводу-виводу і контролерів периферійних функцій

rn
rn

Мікросхеми регістрів,
портів вводу-виводу і
контролерів
периферійних функцій

rn
rn

Через адресну частина команд пересилок, арифметичних і логічних операцій

rn
rn

невикористовувані область

rn
rn


5200h -

rn

- FFFFh

rn
rn

Фізично
не реалізована

rn
rn

Ізольовані простір вводу-виводу,
обсяг
256 байт

rn
rn


00h -

- FFh

rn
rn

Вміст вхідних, вихідних і керуючих регістрів портів вводу-виводу і контролерів периферійних функцій.

rn
rn

Мікросхеми регістрів,
портів вводу-виводу і
контролерів
периферійних функцій

rn
rn

Через адресну частину спеціальних команд введення (IN) та виводу (OUT).

rn
rn

Особливо слід звернути увагу на те, що адресація пристроїв як в системному АП, так і в АПВВ осуществляетсяпо однієї і тієї ж фізичної шині адреси . Вибір адресуемой області при цьому виконують за допомогою названих керуючих сигналів, генерація яких залежить від використовуваних команд. Таким чином, розміщення конкретного пристрою в певному адресний простір визначається як схемотехнічних підключенням, так і відповідними командами, які використовуються в програмі для звернення до цих пристроїв. Керуючі сигнали при цьому забезпечують розширення обсягів адресного простору процесора, допустимих при наявної розрядність шини адреси. Це означає, що сума обсягів системного АП та ізольованого АПВВ може перевищувати обсяг адресуемих комірок, обумовлений розрядність шини адреси процесора.

rn

Схемотехніческая організація адресних пространств

rn

Рис. 4.5. Схемотехнічне організація адресних просторів













При использовании любых материалов с сайта обратная ссылка на сайт Микропроцессоры и микроконтроллеры обязательна.