Микропроцессоры и микроконтроллеры

 
 
 
Всегда пишите код так, будто сопровождать его будет склонный к насилию психопат, который знает, где вы живете.
Martin Golding
Русский | Українська



На правах рекламы:



Rambler's Top100 Рейтинг@Mail.ru
Микропроцессоры и микроконтроллеры :: Проектирование процессорного блока :: Пример расчета адресного селектора

Пример расчета адресного селектора

В качестве иллюстрации использования данной методики рассмотрим пример. Нужно разработать схему адресного селектора для блока памяти, имеющего следующую структуру:

- область ПЗУ: объем ; адрес начала области – 0000h;

в наличии имеются микросхемы ПЗУ емкостью ;

- область ОЗУ: объем ; адрес начала области – 8000h;

в наличии имеются микросхемы ОЗУ емкостью ;

- объем адресного пространства процессора ;

- разрядность шины адреса m = 16.

Р е ш е н и е з а д а ч и

1. Анализ области ПЗУ: для внутренней адресации микросхем ПЗУ следует использовать количество адресных линий: - это линии . Требуемое количество ИС ПЗУ составляет
.

Таким образом, для формирования сигнала , общего для блока ПЗУ и для единственной микросхемы ПЗУ, следует использовать линии – это будут линии и .

2. Анализ области ОЗУ: для внутренней адресации микросхем ОЗУ следует применять такое количество адресных линий:

линий, т.е. это линии .

Требуемое количество микросхем ОЗУ составит:

.

Таким образом, нужно формировать 3 сигнала - для каждой микросхемы ОЗУ. Для этого следует использовать такое количество адресных линий:
– это линии . Поскольку объем блока ОЗУ превосходит объем одной микросхемы ОЗУ, то в полученных линиях можно выделить группу адресации всего блока ОЗУ (линии и ) и группу адресации микросхем ОЗУ внутри блока (линии и ).

3. Адресный селектор должен быть построен по каскадному принципу – схема дешифрации линий и образует первый каскад (т.е. схему формирования сигнала для блока ПЗУ емкостью ), а схема дешифрации линий и образует второй каскад, т.е. схему формирования сигналов для микросхем ОЗУ. Принцип дешифрации может быть выражен такой таблицей адресных сигналов (рис.10.3). В данном случае все значения адресных сигналов удобнее объединить в левой части таблицы.

Адресные линии

Объем

Формируемый сигнал управления микросхемой памяти

 



       
 

0

   

Сигнал ПЗУ для блока ПЗУ

       

для адресов 0000h-3FFFh ( емкость 16К )

0

       
         
 

1

     
         
         
   

0

0

Сигнал ОЗУ1 для адресов 8000h-8FFFh ( емкость 4К )

 

0

 

1

Сигнал ОЗУ2 для адресов 9000h-9FFFh ( емкость 4К )

   

1

0

Сигнал ОЗУ3 для адресов A000h-AFFFh ( емкость 4К )

1

       
         
         
 

1

     
         

Рис. 10.3. Таблица адресных сигналов для задачи-примера

Рис. 10.3. Таблица адресных сигналов для задачи-примера

4. Логические функции сигналов управления микросхемами памяти в соответствии с таблицей адресных сигналов (рис. 10.3) имеют вид:

5. Возможны два варианта построения схемы адресного селектора:

а) последовательная разделительная схема;

б) разделительно-объединительная схема.


Вариант построения схемы адресного селектора показан на рис.10.4.

Рис. 10.4. Схемы адресных селекторов для примера:
а) последовательная разделительная; б) разделительно-объединительная.

Поскольку дешифраторы в интегральном исполнении имеют, как правило, инверсные выходы, то реализация логических функций для сигналов упрощается, так как нет необходимости в дополнительном инвертировании сигналов, получаемых на выходах дешифратора.

Предложенную методику следует применять при выполнении домашнего задания по дисциплине «Микропроцессорные устройства», а также в курсовом проектировании.

Раздел 3. Структура и принципы программирования базового
однокристального микроконтроллера (МК) MSC-51













При использовании любых материалов с сайта обратная ссылка на сайт Микропроцессоры и микроконтроллеры обязательна.