Информационные потоки в микропроцессорной системе
С логической точки зрения в микропроцессорной системе возможны три информационных потока: процессор – память, процессор – устройства ввода-вывода (УВВ) и УВВ – память.
Процессор может принимать информацию по ШД (режимы чтения памяти или ввода) либо выдавать информацию на ШД (режимы записи в память или вывода). В этих режимах системные шины адреса и данных находятся в распоряжении процессора. В режиме прямого доступа в память (ПДП) системные шины адреса и данных поступают в распоряжение внешнего УВВ, которое обменивается данными с памятью, минуя процессор. Режим ПДП обычно реализуется специальным устройством – контроллером ПДП.
При физической реализации любого из указанных информационных потоков используются одни и те же физические шины адреса и данных, однако каждый тип обмена поддерживается различными управляющими сигналами. Путем комбинации информации (адрес + сигналы управления) процессор или контроллер ПДП задает физическое устройство (вплоть до ячейки памяти), к которому производится обращение. Таким образом, логически мы можем рассматривать в вычислительной системе три информационных потока, которые физически реализуются на одних и тех же информационных шинах.
|
